PCB 일반적인 방법 의 임피댄스 일치
Jul 15, 2020
중요한 것은 주파수가 아니라 신호 가장자리의 가파르함, 즉 신호의 상승/하락 시간입니다. 일반적으로 신호의 상승/하락 시간이 있는 경우(10% ~ 90% 계산)하는 것으로 여겨진다. 와이어 지연의 6배 미만이며, 고속 신호이며, 임피던스 매칭에 주의를 기울여야 한다.와이어 지연은 일반적으로 150ps/인치입니다.
특징적인 임피던스
신호가 송전선을 따라 이동함에 따라 신호가 라인 전체에서 동일한 속도로 이동하고 단위 길이당 정전 용량이 동일한 경우 신호가 이동하는 것과 동일한 즉각적인 임피던스를 항상 볼 수 있습니다.임피던스는 송전선 전체에 걸쳐 일정하게 유지되기 때문에 송전선의 특징이라고 불리는 특정 송전선의 특성이나 특성에 대해 구체적인 이름을 부여합니다.특징적인 임피던스는 송전선을 따라 이동할 때 신호에 의해 보이는 즉각적인 임피던스의 값을 말합니다.특징적인 임피던스는 PCB 도체 층, PCB 재료(유전체 상수), 와이어 폭, 와이어와 평면 사이의 거리 및 기타 요인과 관련이 있으며 와이어 길이와는 아무 상관이 없습니다.특징적인 임피던스는 소프트웨어를 사용하여 계산할 수 있습니다.고속 PCB 배선에서 디지털 신호의 라우팅 임피던스는 일반적으로 대략적인 숫자인 50 옴으로 설계되었습니다.동축 케이블은 일반적으로 50 옴 베이스 밴드, 75 옴 주파수 대역 및 100 옴 좌초 (차동)로 정의됩니다.
임피던스 매칭의 일반적인 방법
1. 직렬 터미널 일치
신호 소스 끝에서 임피던스가 송신라인의 특성 임피던스보다 낮다는 조건 하에서, 송신 라인의 출력 임피던스가 송신 라인의 특징임피던스와 일치하도록 일련의 신호 소스 끝과 송전선 사이에 저항 R이 연결되어 있으며, 하중 끝에서 반사되는 신호가 다시 반사되는 것을 방지한다.
일치 저항 선택 원리 : 일치 저항의 합과 드라이버의 출력 임피던스는 전송 라인의 특성 임피던스와 동일합니다.일반적인 CMOS 및 TTL 드라이버의 경우 출력 임피던스신호 수준에 따라 다릅니다.따라서 TTL 또는 CMOS 회로의 경우 매우 정확한 일치 저항을 가질 수 없으므로 타협해야 합니다.체인 토폴로지 신호 네트워크는 직렬 터미널 일치에 적합하지 않습니다. 모든 하중은 전송 라인의 끝에 연결되어야 합니다.
직렬 일치는 가장 일반적인 터미널 일치 방법입니다.낮은 전력 소비, 드라이버에 대한 추가 DC 부하, 신호와 지면 사이에 추가 임피던스 없음, 하나의 저항 요소만 필요하지 않다는 장점이 있습니다.일반적인 응용 프로그램: 일반적인 CMOS, TTL 회로 임피던스 매칭.USB 신호는 임피던스 매칭을 위해 이러한 방식으로 샘플링됩니다.
2. 병렬 터미널 일치
신호 소스의 임피던스가 매우 작을 때, 하중 끝의 입력 임피던스는 하중 끝에서 반사를 제거하기 위해 병렬 저항기를 추가하여 송전선의 특징임피던스와 일치한다.실현 형태는 단일 저항과 이중 저항으로 나눌 수 있습니다.
일치 저항 선택 원리: 칩의 입력 임피던스가 매우 높을 때, 단일 저항 형태에 대해, 하중의 조인트 저항 값은 송전선의 특성 임피던스에 가깝거나 같아야 한다.이중 저항 형태의 경우 각 션트 저항성은 송전선의 특징임피던스 2배입니다.
병렬 단자 일치의 장점은 간단하고 간단하지만, 명백한 단점은 DC 전력 소비를 가져올 것입니다 : 단일 저항 모드의 DC 전력 소비는 신호의 의무 비율과 밀접한 관련이 있습니다;듀얼 저항 모드는 신호가 높은 레벨 또는 낮은 레벨에 관계없이 DC 전력 소비를 가지고 있지만 전류는 단일 저항 모드보다 절반 적습니다.
일반적인 응용 분야: 고속 신호가 널리 사용됩니다.
(1) DDR, DDR2 및 기타 SSTL 드라이브.단일 저항, VTT에 병렬로 (일반적으로 IOVDD의 절반).DDR2 데이터 신호의 병렬 일치 저항이 칩에 내장되어 있습니다.
(2) TMDS와 같은 고속 직렬 데이터 인터페이스.단일 저항의 형태로, 수신기는 50 ohms (차동 쌍 사이의 100 ohms)의 단일 단임퍼와 IOVDD에 병렬로 연결됩니다.